fenghaili：
你的回復非常清晰，比如：“開始-》運行-》cmd”，任何人一看就能明白。
但是還有不明白方面，如同其他人一樣的問題：按照以上步驟裝，命令窗口中出現(xiàn)“MentorKG -patch 不是內(nèi)部 ...
如何隱藏鋪好的銅皮，但是走線和Pin腳都可以正�？匆姴⒄Ｗ呔�？謝謝！QQ460487150
2012年08月31日 00:14
使用allegro 畫的后綴是brd的文件如何轉(zhuǎn)成gerber文件？PCB板廠的工程師都不會轉(zhuǎn)，讓我太吃驚，差10來天了，還是沒有找到能轉(zhuǎn)的人或廠家。我有文件，哪位大俠幫忙轉(zhuǎn)一下，謝謝！
2012年08月26日 17:01
附件中的文件是以前做的，忘了是EE7.7還是EE7.9，現(xiàn)在用EE7.9.3打開，左下角那個mark點無法選中，也無法刪除，后來又在原理圖中把器件都刪除了，只留了一個器件，更新到PCB后，里面的mark點、鋪 ...
2012年08月17日 08:34
用Expedition PCB畫一個圓板，用FabLink XE拼版，但出現(xiàn)一個問題，郵票孔無法精確的環(huán)形排列。
FabLink XE中無法用Keyins命令陣列粘帖郵票孔，但以前郵票孔是直線排列，用個笨方法，畫個輔助圓 ...
2012年08月14日 10:48
求PCB設計高手無數(shù)名，解救正在突出重圍的學弟學妹��！求加入QQ群64503800，共同學習進步！！
據(jù)有關(guān)高速PCB布線建議的文章介紹，SDRAM存儲器走線時要注意“盡量短且等長”，這是對于什么線來說的？
2012年07月29日 15:33
一塊cpu+4塊ddr，地址線需要走等長
問題：cpu上的線是同時與4塊ddr連接的，每個ddr內(nèi)的地址線需要等長。
這種分支結(jié)構(gòu)的等長如何走？
2012年07月17日 10:59
AD9區(qū)域線寬規(guī)則好象不適用于自動布線，請高手共議。
請問這里用protel畫圖，“in sin"和”out square"是網(wǎng)絡標號 ？還是文字標注|？
2012年06月24日 17:33
在用Altium Designer畫一個PCB，采用四層板，分別為Top layer，Internalplane1（GND），Midlayer1，bottom layer，由于上面有13.56MHz的PCB天線線圈，所以PCB天線線圈下面的GND 需要挖去，請問 ...
2012年06月24日 12:32
