色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

xiaojin0308的個人空間 http://m.54549.cn/space-uid-80072.html [收藏] [復(fù)制] [RSS]

博客

基于 FPGA+DSP(Xilinx XC5VLX110T 和TI DSP TMS320DM6467T)的高清JPEG解碼、H.264圖 ...

已有 3995 次閱讀2012-8-20 09:45

 

1、板卡概述

  該板卡主要包含輸入1路數(shù)據(jù)LVDS信號、1路VGA視頻信號、2路1000M網(wǎng)絡(luò)視頻信號;輸出1路數(shù)據(jù)LVDS信號、3路DVI視頻信號,1路音頻立體聲信號。板卡實現(xiàn)網(wǎng)絡(luò)輸入Jpeg、H.264的壓縮流,通過FPGA進(jìn)行Jpeg解碼,DSP進(jìn)行H.264解碼,同時進(jìn)行字符疊加,在DVI輸出口上進(jìn)行顯示。

  板卡結(jié)構(gòu)如下:

2.設(shè)備性能與處理板技術(shù)指標(biāo)
  (1)視頻處理板部分
    a. LVDS總線通信速率為200Mbps。
    b. VGA輸入視頻的分辨率為1024×768,色彩為24bit,彩色,頻率為60Hz。
    c. DVI輸出視頻分辨率為1600×1200,色彩為24bit,彩色,頻率為60Hz。
    d. JPEG 圖片輸入要求分辨率支持1600X1200,色彩為24bit,彩色,頻率17Hz。
    e. H.264壓縮流支持高清和標(biāo)清,高清分辨率1920X1080,色彩為24bit,彩色,頻率為30Hz;標(biāo)清分辨率720X576,色彩為24bit,彩色,頻率為60Hz。
    f. 參數(shù)作圖能夠支持全字庫,包括ASCII碼、中文、48bit點陣。屏幕為21寸 16:9顯示器,字體大小5-7mm。
    g. 網(wǎng)絡(luò)為1000Mbps帶寬。
  主芯片性能介紹
  (1)DSP處理模塊
    DSP處理模塊采用TI公司高性能數(shù)字媒體處理器 TMS320DM6467T,.其主要特征如下 :
    a.一個729MHz的C64X+的DSP處理器
    b.一個364.5MHz的ARM926EJ-S處理器
    c.8個32bitC64x+的指令通道
    e.4個浮點和定點 ALU
    f.8個8X8的定點乘法器
    g.外掛32bit寬度,256MB DDR2
    h.外部EMIF接口總線獨立于內(nèi)存總線,支持16bit寬度,速度100MHz
    i.支持32MB Flash
    j.支持一個VPIF視頻輸入口,雙標(biāo)清或者單高清輸入,一個VPIF輸出口,雙標(biāo)清或者單高清輸出
    k.支持高清的H.264 音視頻編解碼.
 。2)FPGA處理模塊
    FPGA采用 Xilinx新一代V5系列芯片,選擇型號為:XC5VLX110T-1136C,XC5VLX110T 具有邏輯模塊160 x 54 最大RAM模塊1,120Kb,DSP48E 64個,CMT時鐘管理6個 RocketIO GTP 16個,總IObank 20個,最大使用IO數(shù)680個,能外接DDR2設(shè)備,可支持到最大4GB。
    FPGA外掛3組DDR2,采用 Micron公司MT47LC64M16BT ,兩組各2片,組成乒乓模式或者單組模式,總?cè)萘?56MBX4。
3.軟件部分
  程序開發(fā)包括DSP部分程序和FPGA部分程序,DSP程序使用C語言編寫,運行于Linux操作系統(tǒng),F(xiàn)PGA部分程序使用Verilog語言,使用ISE開發(fā)環(huán)境,版本為12.2。
  主要包括:

表 底層軟件功能及模塊說明

模塊

子項

描述

備注

DSP 驅(qū)動

H.264解碼

實現(xiàn)H.264的視頻流解碼

 

DDR2驅(qū)動

實現(xiàn)數(shù)據(jù)的讀寫和誤碼測試

 

FLASH驅(qū)動

實現(xiàn)擦寫,程序燒錄,加載

 

VLYNQ驅(qū)動

實現(xiàn)壓縮流的輸入

 

網(wǎng)絡(luò)接口驅(qū)動

100M網(wǎng)絡(luò)的UDP,IP,Ping協(xié)議

 

VP口驅(qū)動

實現(xiàn)解碼后的視頻輸出

 

Mcasp驅(qū)動

實現(xiàn)解碼后的音頻輸出

 

LED驅(qū)動

必要的板卡信號指示

 

FPGA 驅(qū)動

DDR2接口程序

實現(xiàn)乒乓操作,圖像輸入輸出

 

JPEG解碼

實現(xiàn)JPEG高清流的解碼

 

VGA輸入接口程序

實現(xiàn)圖像輸入

 

DVI輸出接口程序

實現(xiàn)DVI的圖像輸出

 

數(shù)據(jù)LVDS控制

實現(xiàn)數(shù)據(jù)收發(fā),解析并傳送給DSP

 

  數(shù)據(jù)流程序:
    (1)JPEG圖片流解碼疊加

   。2)H.264視頻流解碼疊加

4物理特性
  尺寸:標(biāo)準(zhǔn)CPCI 6U結(jié)構(gòu),233.35×160(mm),板厚1.6mm。
  普通商業(yè)環(huán)境下,支持寬溫環(huán)境工作。

5、供電要求
  不大于13W, 直流供電。
  電壓:+5V 1.5A +3.3V 2A輸入。
  紋波:≤5%。

6、應(yīng)用領(lǐng)域:
  智能圖像分析高速數(shù)據(jù)、視頻信號檢測,分析。

7、 技術(shù)支持:
  直接由板卡開發(fā)團(tuán)隊提供技術(shù)支持,可以根據(jù)用戶需要修改原理圖和PCB,并升級為圖像采集卡,數(shù)據(jù)播出卡等開發(fā)平臺。團(tuán)隊也可支持應(yīng)用程序開發(fā)。

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部