色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

電子工程網(wǎng)

標題: ISE10.1除法器IP核問題，各位大俠幫幫忙，很著急》。。。。 [打印本頁]

作者: liqibeckham 時間: 2012-5-24 16:01
標題: ISE10.1除法器IP核問題，各位大俠幫幫忙，很著急》。。。。
我嘗試了IP內(nèi)核中的Math Functions--dividers，里面有2個IP核，我都試過了，仿真的時候輸出總是高阻狀態(tài)。
我使用的是Xilinx V2PRO， ISE10.1， Verilog語言，采用自帶的ISE Simulator仿真器
仿真的時候出現(xiàn)下面這行提示，并且仿真結(jié)果也一直處于高阻狀態(tài)，求求各位大俠幫我解決，真的很著急......

HDLCompiler:559 - "divider.v" Line 60. Instantiating unknown module DIV_GEN_V1_0

作者: McuPlayer 時間: 2012-5-24 16:46
請不要重復(fù)發(fā)帖

歡迎光臨電子工程網(wǎng) (http://m.54549.cn/)