色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

電子工程網(wǎng)

標(biāo)題: fpga做DDS信號源關(guān)于頻率分辨率的問題 [打印本頁]

作者: lz1990 時間: 2012-4-21 22:59
標(biāo)題: fpga做DDS信號源關(guān)于頻率分辨率的問題
小弟初學(xué)FPGA，現(xiàn)在要做一個DDS信號源。根據(jù)DDS的原理，頻率分辨率是fs的1/（2的N次方）。但是現(xiàn)在一般沒有一個fs是一個2的N次方Hz的頻率。我想做一個頻率分辨率是1Hz的信號源，以方便我的頻率控制字剛好直接對應(yīng)輸出信號的頻率。我想知道該怎么做？

之前有個思路是這樣，如果我的fs=6M，而2^23>6M，可以使用23位的相位累加器，然后加到6M歸零。但是這樣做的話，我在數(shù)據(jù)ROM查表的時候，就沒辦法直接使用相位累加器的高8位。所以現(xiàn)在很糾結(jié)～

作者: hongsayang 時間: 2013-5-16 21:06
good

歡迎光臨電子工程網(wǎng) (http://m.54549.cn/)