色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

電子工程網(wǎng)

標題: 賦能電力FTU，飛凌嵌入式RK3506核心板AMP雙系統(tǒng)技術應用解析 [打印本頁]
作者: 秦徹呀呀呀    時間: 2025-5-29 15:04
標題: 賦能電力FTU，飛凌嵌入式RK3506核心板AMP雙系統(tǒng)技術應用解析
隨著配電網(wǎng)功能的不斷擴展和升級，傳統(tǒng)的單片機方案已經(jīng)無法滿足FTU（饋線終端單元）對高性能、多任務處理的需求。多核異構處理器通過集成不同架構的處理核心，能夠同時處理如模擬量采集、保護邏輯運算等實時性要求高的任務，以及如多通信接口管理、加密解密等非實時性交互任務，從而顯著提升FTU的整體性能和處理能力。

1
FET3506J-S核心板在FTU中的適配性
飛凌嵌入式基于瑞芯微RK3506J處理器設計開發(fā)的FET3506J-S核心板，采用3*Cortex-A7+1*Cortex-M0的多核異構架構；滿載運行實測功耗僅0.7W，滿載運行且無需任何散熱處理即可應對+85℃的高溫環(huán)境；并且有著強大的軟件兼容性和靈活的系統(tǒng)架構，支持Linux 6.1、AMP架構以及Linux RT等多種軟件生態(tài)。

以上特性使這款FET3506J-S核心板成為了電力FTU理想的主控選型方案，接下來我們展開說說。

01實時方案: AP 或 MCU飛凌嵌入式FET3506J-S核心板支持兩種實時方案，即AP+MCU模式和AP+AP模式，兩種模式各有相應的特點，適用于不同的應用領域。

① AP+MCU系統(tǒng)架構
在瑞芯微的多核異構系統(tǒng)中，AP+MCU系統(tǒng)架構為Linux+MCU RTOS/Bare-metal。運行LinuxAP處理器核心作為主核（Master Core）。運行RTOS/Bare-metal的MCU處理器核心作為從核（Remote Core）。主核負責整個多核異構系統(tǒng)中共享資源的劃分和管理，并運行主站服務程序。

但RK3506J實時核（Cortex-M0）的主頻只有200MHz，且無法訪問硬件浮點單元(FPU)，在應對復雜實時計算時，計算性能存在顯著瓶頸。適用于一些簡單控制的應用領域。FTU類似的保護測控類產(chǎn)品一般使用AP+AP實時方案。在此背景下，AMP（Asymmetric Multi-Processing）架構已成為主流解決方案。

② AP+AP系統(tǒng)架構
在瑞芯微多核異構系統(tǒng)中，AP+AP系統(tǒng)架構為Linux+RTOS/Bare-metal兩種。在Linux+RTOS/Bare-metal系統(tǒng)架構中，運行Linux的處理器核心作為主核（MasterCore）。運行RTOS/Bare-metal 的處理器核心作為從核（Remote Core）。主核負責整個多核異構系統(tǒng)中共享資源的劃分和管理，并運行主站服務程序。

在該方案中，系統(tǒng)將CPU2核心配置為實時核。CPU0和CPU1依舊運行Linux系統(tǒng)，憑借Cortex-A7的1.5GHz高主頻，能調(diào)用硬浮點單元加速等特性，在處理諸如高精度采樣、實時計算、故障檢測等對實時性要求嚴苛的任務時，能大幅降低任務響應延遲，提升系統(tǒng)整體的實時處理效能 ，確保系統(tǒng)對關鍵事件的快速響應與穩(wěn)定運行。
02實時AP核接口資源 2
FTU方案資源框圖 01實時A核北斗定位、實時時鐘、多路模擬量采集、FFT運算、保護邏輯、故障處理及錄波等高實時性任務由實時A核承載。該核心可同步處理多間隔單元的實時業(yè)務：通過50MHz SPI總線實現(xiàn)多路AD7616高速采樣，動態(tài)配置DDR存儲空間適配不同周期錄波需求，并利用RPMsg雙核通信機制將錄波數(shù)據(jù)高效傳輸至管理核心生成標準化文件。

02管理A核管理A核集成多類型通信接口，可同時完成：
① 傳感器數(shù)據(jù)協(xié)議適配與接入管理；
② 按IEC101/IEC104標準對采集數(shù)據(jù)進行加密處理，并通過專用通道向調(diào)度中心轉(zhuǎn)發(fā)規(guī)范報文。雙核通過共享內(nèi)存與消息隊列實現(xiàn)實時數(shù)據(jù)流與控制指令的高效交互。
3
應用實例01SPI數(shù)據(jù)收發(fā)
本案例為SPI回環(huán)測試，將SPI的MOSI和MISO兩個引腳短接進行數(shù)據(jù)收發(fā)。

① 功能介紹

② 效果展現(xiàn)SPI的發(fā)送和接收FIFO均為64個，在底層hal庫程序中，當數(shù)據(jù)長度被64整除時，采用DMA方式，否則采用CPU中斷模式。通過此demo，展示了SPI的中端和DMA兩種使用方法，設置SPI速率為50M全雙工，案例中讀或?qū)懫骄鶄鬏斔俾蕿?5.59Mbit/s，接近理論帶寬。


傳輸效果：

02GOOSE本案例采用GMAC0發(fā)送Goose數(shù)據(jù)包測試。

① 功能介紹

02GOOSE本案例采用GMAC0發(fā)送Goose數(shù)據(jù)包測試。

① 功能介紹


03核間通信RPMsg① 標準框架瑞芯微為多核異構系統(tǒng)設計了RPMsg通信框架：Linux內(nèi)核采用標準RPMsg，RTOS/Bare-metal使用輕量化RPMsg-Lite，作為AMP系統(tǒng)核間通信的標準化二進制接口。
該協(xié)議基于VirtIo虛擬化IO架構（同虛擬網(wǎng)卡/虛擬磁盤等技術），通過VirtIo-Ring共享內(nèi)存機制實現(xiàn)數(shù)據(jù)傳輸，采用單向vring設計（vring0發(fā)數(shù)據(jù)、vring1收數(shù)據(jù)）配合vdev-buffer緩沖區(qū)。
整體框架由核間中斷及vring0、vring1、vdev-buffer三段共享內(nèi)存區(qū)域構成。


03核間通信RPMsg① 標準框架瑞芯微為多核異構系統(tǒng)設計了RPMsg通信框架：Linux內(nèi)核采用標準RPMsg，RTOS/Bare-metal使用輕量化RPMsg-Lite，作為AMP系統(tǒng)核間通信的標準化二進制接口。

該協(xié)議基于VirtIo虛擬化IO架構（同虛擬網(wǎng)卡/虛擬磁盤等技術），通過VirtIo-Ring共享內(nèi)存機制實現(xiàn)數(shù)據(jù)傳輸，采用單向vring設計（vring0發(fā)數(shù)據(jù)、vring1收數(shù)據(jù)）配合vdev-buffer緩沖區(qū)。

整體框架由核間中斷及vring0、vring1、vdev-buffer三段共享內(nèi)存區(qū)域構成。

03核間通信RPMsg① 標準框架瑞芯微為多核異構系統(tǒng)設計了RPMsg通信框架：Linux內(nèi)核采用標準RPMsg，RTOS/Bare-metal使用輕量化RPMsg-Lite，作為AMP系統(tǒng)核間通信的標準化二進制接口。

該協(xié)議基于VirtIo虛擬化IO架構（同虛擬網(wǎng)卡/虛擬磁盤等技術），通過VirtIo-Ring共享內(nèi)存機制實現(xiàn)數(shù)據(jù)傳輸，采用單向vring設計（vring0發(fā)數(shù)據(jù)、vring1收數(shù)據(jù)）配合vdev-buffer緩沖區(qū)。

整體框架由核間中斷及vring0、vring1、vdev-buffer三段共享內(nèi)存區(qū)域構成。

03核間通信RPMsg① 標準框架瑞芯微為多核異構系統(tǒng)設計了RPMsg通信框架：Linux內(nèi)核采用標準RPMsg，RTOS/Bare-metal使用輕量化RPMsg-Lite，作為AMP系統(tǒng)核間通信的標準化二進制接口。

該協(xié)議基于VirtIo虛擬化IO架構（同虛擬網(wǎng)卡/虛擬磁盤等技術），通過VirtIo-Ring共享內(nèi)存機制實現(xiàn)數(shù)據(jù)傳輸，采用單向vring設計（vring0發(fā)數(shù)據(jù)、vring1收數(shù)據(jù)）配合vdev-buffer緩沖區(qū)。

整體框架由核間中斷及vring0、vring1、vdev-buffer三段共享內(nèi)存區(qū)域構成。

完成消息傳遞后，釋放使用的 buffer，并等待下一筆數(shù)據(jù)發(fā)送。從核發(fā)送時，與主核發(fā)送流程相反。通信過程中的共享數(shù)據(jù)放在 vdev buffer 中。

RPMsg 每次發(fā)送的最大數(shù)據(jù)長度取決于 payload 長度，這個長度在SDK中默認為 512 Bytes，由于 RPMsg還帶有16 Bytes的數(shù)據(jù)頭，因此一次性傳輸?shù)淖畲髷?shù)據(jù)量為 496 Bytes。

③ 效果展示
普通傳輸：乒乓示例

大數(shù)據(jù)傳輸：
在實際使用中采用原始RPMsg框架通信具有一定的局限性，默認單次發(fā)送數(shù)據(jù)最大為496字節(jié)，如果傳輸1MB數(shù)據(jù)，需要發(fā)送1024*1024/496=2114次才可傳輸完成；且每次傳輸需要觸發(fā)兩次中斷，共計需要觸發(fā)4228次中斷，耗時1.05ms，綜合上面兩個因素可知，傳輸1MB數(shù)據(jù)時間大概為2.2s，且頻繁中斷占用CPU資源較多。
而飛凌嵌入式在RPMsg基礎上優(yōu)化了大數(shù)據(jù)傳輸?shù)男阅�，在FET3506J-S核心板上的具體表現(xiàn)如下所示。傳輸6MB的數(shù)據(jù)，用時僅111ms，且僅需要觸發(fā)4次中斷，大大提高了傳輸效率，減少了對CPU資源的占用。

飛凌嵌入式FET3506J-S核心板在AMP異構多核架構下展現(xiàn)出卓越的通信性能，其雙系統(tǒng)間數(shù)據(jù)交互速率達到行業(yè)領先水平，為電力FTU（饋線終端裝置）應用提供了高效可靠的核心支撐。該板卡采用工業(yè)級設計標準，工作溫寬覆蓋-40℃至+85℃嚴苛環(huán)境，配備的豐富功能接口（包括多路串口、以太網(wǎng)、CAN總線等）可全面滿足配電自動化終端的多場景接入需求。憑借出色的通信效率、環(huán)境適應性和接口擴展能力，F(xiàn)ET3506J-S核心板已成為電力FTU設備主控方案的理想選擇，特別適用于對實時性和穩(wěn)定性要求極高的智能電網(wǎng)應用場景。







歡迎光臨 電子工程網(wǎng) (http://m.54549.cn/) Powered by Discuz! X3.4