色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

電子工程網(wǎng)

標(biāo)題: 電子專(zhuān)業(yè)英語(yǔ)術(shù)語(yǔ) [打印本頁(yè)]

作者: ipolo 時(shí)間: 2011-8-4 10:37
標(biāo)題: 電子專(zhuān)業(yè)英語(yǔ)術(shù)語(yǔ)
Achitecture（結(jié)構(gòu)）：可編程集成電路系列的通用邏輯結(jié)構(gòu)。

ASIC（Application Specific Integrated Circuit－專(zhuān)用集成電路）：適合于某一單一用途的集成電路產(chǎn)品。

ATE（Automatic Test Equipment－自動(dòng)測(cè)試設(shè)備）：能夠自動(dòng)測(cè)試組裝電路板和用于萊迪思 ISP 器件編程的設(shè)備。

BGA（Ball Grid Array－球柵陣列）：以球型引腳焊接工藝為特征的一類(lèi)集成電路封裝�？梢蕴岣呖杉庸ば�，減小尺寸和厚度，改善了噪聲特性，提高了功耗管理特性。

Boolean Equation（邏輯方程）：基于邏輯代數(shù)的文本設(shè)計(jì)輸入方法。

Boundary Scan Test（邊界掃描測(cè)試）：板級(jí)測(cè)試的趨勢(shì)。為實(shí)現(xiàn)先進(jìn)的技術(shù)所需要的多管腳器件提供了較低的測(cè)試和制造成本。

Cell-Based PLD（基于單元的可編程邏輯器件）：混合型可編程邏輯器件結(jié)構(gòu)，將標(biāo)準(zhǔn)的復(fù)雜的可編程邏輯器件（CPLD）和特殊功能的模塊組合到一塊芯片上。

CMOS（Complementary Metal Oxide Semiconductor－互補(bǔ)金屬氧化物半導(dǎo)體）：先進(jìn)的集成電路加工工藝技術(shù)，具有高集成、低成本、低能耗和高性能等特征。CMOS 是現(xiàn)在高密度可編程邏輯器件（PLD）的理想工藝技術(shù)。

CPLD（Complex Programmable Logic Device－復(fù)雜可編程邏輯器件）：高密度的可編程邏輯器件，包含通過(guò)一個(gè)中央全局布線(xiàn)區(qū)連接的宏單元。這種結(jié)構(gòu)提供高速度和可預(yù)測(cè)的性能。是實(shí)現(xiàn)高速邏輯的理想結(jié)構(gòu)。理想的可編程技術(shù)是 E2CMOS?。

Density （密度）：表示集成在一個(gè)芯片上的邏輯數(shù)量，單位是門(mén)（gate）。密度越高，門(mén)越多，也意味著越復(fù)雜。

Design Simulation（設(shè)計(jì)仿真）：明確一個(gè)設(shè)計(jì)是否與要求的功能和時(shí)序相一致的過(guò)程。

E2CMOS?（Electrically Erasable CMOS－電子可擦除互補(bǔ)金屬氧化物半導(dǎo)體）：萊迪思專(zhuān)用工藝�；谄渚哂欣^承性、可重復(fù)編程和可測(cè)試性等特點(diǎn)，因此是一種可編程邏輯器件（PLD）的理想工藝技術(shù)。

EBR（Embedded Block RAM－嵌入模塊RAM）：在 ORCA 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）中的 RAM 單元，可配置成 RAM、只讀存儲(chǔ)器（ROM）、先入先出（FIFO）、內(nèi)容地址存儲(chǔ)器（CAM）等。

EDA（Electronic Design Automation－電子設(shè)計(jì)自動(dòng)化）：即通常所謂的電子線(xiàn)路輔助設(shè)計(jì)軟件。

EPIC （Editor for Programmable Integrated Circuit－可編程集成電路編輯器）：一種包含在 ORCA Foundry 中的低級(jí)別的圖型編輯器，可用于 ORCA 設(shè)計(jì)中比特級(jí)的編輯。

Explore Tool（探索工具）：萊迪思的新創(chuàng)造，包括 ispDS+HDL 綜合優(yōu)化邏輯適配器。探索工具為用戶(hù)提供了一個(gè)簡(jiǎn)單的圖形化界面進(jìn)行編譯器的綜合控制。設(shè)計(jì)者只需要簡(jiǎn)單地點(diǎn)擊鼠標(biāo)，就可以管理編譯器的設(shè)置，執(zhí)行一個(gè)設(shè)計(jì)中的類(lèi)似于多批處理的編譯。

Fmax：信號(hào)的最高頻率。芯片在每秒內(nèi)產(chǎn)生邏輯功能的最多次數(shù)。

FAE（Field Application Engineer－現(xiàn)場(chǎng)應(yīng)用工程師）：在現(xiàn)場(chǎng)為客戶(hù)提供技術(shù)支持的工程師。

Fabless：能夠設(shè)計(jì)，銷(xiāo)售，通過(guò)與硅片制造商聯(lián)合以轉(zhuǎn)包的方式實(shí)現(xiàn)硅片加工的一類(lèi)半導(dǎo)體公司。

Fitter（適配器）：在將一個(gè)設(shè)計(jì)放置到目標(biāo)可編程器件之前，用來(lái)優(yōu)化和分割一個(gè)邏輯設(shè)計(jì)的軟件。

Foundry：硅片生產(chǎn)線(xiàn)，也稱(chēng)為 fab。 FPGA（Field Programmable Gate Array－現(xiàn)場(chǎng)可編程門(mén)陣列）：高密度 PLD 包括通過(guò)分布式可編程陣列開(kāi)關(guān)連接的小邏輯單元。這種結(jié)構(gòu)在性能和功能容量上會(huì)產(chǎn)生統(tǒng)計(jì)變化結(jié)果，但是可提供高寄存器數(shù)�？删幊绦允峭ㄟ^(guò)典型的易失的 SRAM 或反熔絲工藝一次可編程提供的。

"Foundry" ：一種用于ORCA 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和現(xiàn)場(chǎng)可編程單芯片系統(tǒng)（FPSC）的軟件系統(tǒng)。

FPGA（Field Programmable Gate Array－現(xiàn)場(chǎng)可編程門(mén)陣列）：含有小邏輯單元的高密度 PLD，這些邏輯單元通過(guò)一個(gè)分布式的陣列可編程開(kāi)關(guān)而連接。這種體系結(jié)構(gòu)隨著性能和功能容量不同而產(chǎn)生統(tǒng)計(jì)上的不同結(jié)果，但是提供的寄存器數(shù)量多。其可編程性很典型地通過(guò)易失 SRAM 或者一次性可編程的反熔絲來(lái)體現(xiàn)。

FPSC（Field Programmable System-on-a-Chip－現(xiàn)場(chǎng)可編程單芯片系統(tǒng)）：新一代可編程器件用于連接 FPGA 門(mén)和嵌入的 ASIC 宏單元，從而形成一芯片上系統(tǒng)的解決方案。

GAL? （Generic Array Logic－通用陣列邏輯）：由萊迪思半導(dǎo)體公司發(fā)明的低密度器件系統(tǒng)。

Gate（門(mén)）：最基本的邏輯元素，門(mén)數(shù)越多意味著密度越高。

Gate Array（門(mén)陣列）：通過(guò)邏輯單元陣列連接的集成電路。由生產(chǎn)廠家定制，一般會(huì)導(dǎo)致非再生工程（NRE）消耗和一些設(shè)計(jì)冗余。

GLB（Generic Logic Block－通用邏輯塊）：萊迪思半導(dǎo)體的高密度 ispPSI?器件的標(biāo)準(zhǔn)邏輯塊。每一個(gè) GLB 可實(shí)現(xiàn)包含輸入、輸出的大部分邏輯功能。

GRP（Global Routing Pool－全局布線(xiàn)池）：專(zhuān)有的連接結(jié)構(gòu)。能夠使 GLBs 的輸出或 I/O 單元輸入與 GLBs 的輸入連接。萊迪思的 GRP 提供快速，可預(yù)測(cè)速度的完全連接。

High Density PLD（高密度可編程邏輯器件）：超過(guò) 1000 門(mén)的 PLD。

I/O Cell（Input/Output Cell－輸入/輸出單元）：從器件引腳接收輸入信號(hào)或提供輸出信號(hào)的邏輯單元。

ISPTM（In-System Programmability－在系統(tǒng)可編程）：由萊迪思首先推出，萊迪思 ISP 產(chǎn)品可以在系統(tǒng)電路板上實(shí)現(xiàn)編程和重復(fù)編程。ISP 產(chǎn)品給可編程邏輯器件帶來(lái)了革命性的變化。它極大地縮短了產(chǎn)品投放市場(chǎng)的時(shí)間和產(chǎn)品的成本。還提供能夠?qū)υ诂F(xiàn)場(chǎng)安裝的系統(tǒng)進(jìn)行更新的能力。

ispATETM：完整的軟件包使自動(dòng)測(cè)試設(shè)備能夠?qū)崿F(xiàn)：

1）利用萊迪思 ISP 器件進(jìn)行電路板測(cè)試和

2）編程 ISP 器件。

ispVM EMBEDDEDTM：萊迪思半導(dǎo)體專(zhuān)用軟件由 C 源代碼算法組成，用這些算法來(lái)執(zhí)行控制編程萊迪思 ISP 器件的所有功能。代碼可以被集成到用戶(hù)系統(tǒng)中，允許經(jīng)由板上的微處理器或者微控制器直接編程 ISP 器件。

ispDaisy Chain Download Software （isp菊花鏈下載軟件）：萊迪思半導(dǎo)體專(zhuān)用器件下載包，提供同時(shí)對(duì)多個(gè)在電路板上的器件編程的功能。

ispDSTM：萊迪思半導(dǎo)體專(zhuān)用基于 Windows 的軟件開(kāi)發(fā)系統(tǒng)。設(shè)計(jì)者可以通過(guò)簡(jiǎn)單的邏輯公式或萊迪思 - HDL 開(kāi)發(fā)電路，然后通過(guò)集成的功能仿真器檢驗(yàn)電路的功能。整個(gè)工具包提供一套從設(shè)計(jì)到實(shí)現(xiàn)的方便的、低成本和簡(jiǎn)單易用的工具。

ispDS+TM：萊迪思半導(dǎo)體兼容第三方HDL綜合的優(yōu)化邏輯適配器，支持PC和工作站平臺(tái)。IspDS+ 集成了第三方 CAE 軟件的設(shè)計(jì)入口和使用萊迪思適配器進(jìn)行驗(yàn)證，由此提供了一個(gè)功能強(qiáng)大、完整的開(kāi)發(fā)解決方案。第三方 CAE 軟件環(huán)境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。

ispGAL?：具有在系統(tǒng)可編程特性的 GAL 器件

ispGDSTM：萊迪思半導(dǎo)體專(zhuān)用的 ISP 開(kāi)關(guān)矩陣被用于信號(hào)布線(xiàn)和 DIP 開(kāi)關(guān)替換。

ispGDXTM：ISP 類(lèi)數(shù)字交叉點(diǎn)系列的信號(hào)接口和布線(xiàn)器件。

ispHDLTM：萊迪思開(kāi)發(fā)系統(tǒng)，包括功能強(qiáng)大的 VHDL 和 Verilog HDL 語(yǔ)言和柔性的在系統(tǒng)可編程。完整的系統(tǒng)包括：集成了 Synario， Synplicity 和 Viewlogic 的綜合工具，提供萊迪思 ispDS+ HDL 綜合優(yōu)化邏輯適配器。

ispLSI?：萊迪思性能領(lǐng)先的 CPLD 產(chǎn)品系列的名稱(chēng)。世界上最快的高密度產(chǎn)品，提供非易失的，在系統(tǒng)可編程能力和非并行系統(tǒng)性能。

ispPAC?：萊迪思唯一的可編程模擬電路系列的名稱(chēng)。世界上第一個(gè)真正的可編程模擬產(chǎn)品，提供無(wú)與倫比的所見(jiàn)即所得（WYSIYG）邏輯設(shè)計(jì)結(jié)果。

ispSTREAMTM：JEDEC 文件轉(zhuǎn)化為位封裝格式，節(jié)省原文件1/8 的存儲(chǔ)空間。

ispTATM：萊迪思靜態(tài)時(shí)序分析器，是 ispDS+ HDL 綜合優(yōu)化邏輯適配器的組成部分。包括所有的功能。使用方便，節(jié)省了大量時(shí)序分析的代價(jià)。設(shè)計(jì)者可以通過(guò)時(shí)序分析器方便地獲得任何萊迪思 ISP 器件的引腳到引腳的時(shí)序細(xì)節(jié)。通過(guò)一個(gè)展開(kāi)清單格式方便地查看結(jié)果。

ispVHDLTM：萊迪思開(kāi)發(fā)系統(tǒng)。包括功能強(qiáng)大的 VHDL 語(yǔ)言和靈活的在系統(tǒng)可編程。完整的系統(tǒng)工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS+ HDL 綜合優(yōu)化邏輯適配器。

ispVM System：萊迪思半導(dǎo)體第二代器件下載工具。是基于能夠提供多供應(yīng)商的可編程支持的便攜式虛擬機(jī)概念設(shè)計(jì)的。提高了性能，增強(qiáng)了功能。

JEDEC file（JEDEC 文件）：用于對(duì) ispLSI 器件編程的工業(yè)標(biāo)準(zhǔn)模式信息。

JTAG（Joint Test Action Group－聯(lián)合測(cè)試行動(dòng)組）：一系列在主板加工過(guò)程中的對(duì)主板和芯片級(jí)進(jìn)行功能驗(yàn)證的標(biāo)準(zhǔn)。

Logic（邏輯）：集成電路的三個(gè)基本組成部分之一：微處理器內(nèi)存和邏輯。邏輯是用來(lái)進(jìn)行數(shù)據(jù)操作和控制功能的。

Low Density PLD（低密度可編程邏輯器件）：小于1000 門(mén)的 PLD，也稱(chēng)作 SPLD。

LUT （Look-Up Table－查找表）：一種在 PFU 中的器件結(jié)構(gòu)元素，用于組合邏輯和存儲(chǔ)�；旧鲜庆o態(tài)存儲(chǔ)器（SRAM）單元。

Macrocell（宏單元）：邏輯單元組，包括基本的產(chǎn)品邏輯和附加的功能：如存儲(chǔ)單元、通路控制、極性和反饋路徑。

MPI（Microprocessor Interface－微處理器接口）：ORCA 4 系列 FPGA 的器件結(jié)構(gòu)特征，使 FPGA 作為隨動(dòng)或外圍器件與 PowerQUIC mP 接口。

OLMC（Output Logic Macrocell－輸出邏輯宏單元）：D 觸發(fā)器，在輸入端具有一個(gè)異或門(mén)，每一個(gè) GLB 輸出可以任意配置成組合或寄存器輸出。

ORCA（Optimized Reconfigurable Cell Array－經(jīng)過(guò)優(yōu)化的可被重新配置的單元陣列）：一種萊迪思的 FPGA 器件。

ORP（Output Routing Pool－輸出布線(xiàn)池）：ORP 完成從 GLB 輸出到 I/O 單元的信號(hào)布線(xiàn)。I/O 單元將信號(hào)配置成輸出或雙向引腳。這種結(jié)構(gòu)在分配、鎖定 I/O 引腳和信號(hào)出入器件的布線(xiàn)時(shí)提供了很大的靈活性。

PAC（Programmable Analog Circuit－可編程模擬器件）：模擬集成電路可以被用戶(hù)編程實(shí)現(xiàn)各種形式的傳遞函數(shù)。

PFU（Programmable Function Unit－可編程功能單元）：在 ORCA 器件的PLC中的單元，可用來(lái)實(shí)現(xiàn)組合邏輯、存儲(chǔ)、及寄存器功能。

PIC （Programmable I/O Cell－可編程 I/O 單元）：在 ORCA FPGA 器件上的一組四個(gè) PIO。PIC 還包含充足的布線(xiàn)路由選擇資源。

Pin（引腳）：集成電路上的金屬連接點(diǎn)用來(lái)：

1）從集成電路板上接收和發(fā)送電信號(hào)；

2）將集成電路連接到電路板上。

PIO（Programmable I/O Cell－可編程I/O單元）：在 ORCA FPGA 器件內(nèi)部的結(jié)構(gòu)元素，用于控制實(shí)際的輸入及輸出功能。

PLC（Programmable Logic Cell－可編程邏輯單元）：這些單元是 ORCA FPGA 器件中的心臟部分，他們被均勻地分配在 ORCA FPGA 器件中，包括邏輯、布線(xiàn)、和補(bǔ)充邏輯互連單元（SLIC）。

PLD（Programmable Logic Device－可編程邏輯器件）：數(shù)字集成電路，能夠被用戶(hù)編程執(zhí)行各種功能的邏輯操作。包括：SPLDs， CPLDs 和 FPGAS。

Process Techonology（工藝技術(shù)）：用來(lái)將空白的硅晶片轉(zhuǎn)換成包含成百上千個(gè)芯片的硅片加工工藝。通常按技術(shù)（如：E2CMOS）和線(xiàn)寬（如：0.35 微米）分類(lèi)。

Programmer（編程器）：通過(guò)插座實(shí)現(xiàn)傳統(tǒng) PLD 編程的獨(dú)立電子設(shè)備。萊迪思 ISP 器件不需要編程器。

Schematic Capture（原理圖輸入器）：設(shè)計(jì)輸入的圖形化方法。

SCUBA（Software Compiler for User Programmable Arrays－用戶(hù)可編程陣列綜合編譯器）：包含于 ORCA Foundry 內(nèi)部的一種軟件工具，用于生成 ORCA 特有的可用參數(shù)表示的諸如存儲(chǔ)的宏單元。

SLIC （Supplemental Logic Interconnect Cell－補(bǔ)充邏輯相互連接單元）：包含于每一個(gè) PLC 中，它們有類(lèi)似 PLD 結(jié)構(gòu)的三態(tài)、存儲(chǔ)解碼、及寬邏輯功能。

SPLD（SPLD－簡(jiǎn)單可編程邏輯器件）：小于 1000 門(mén)的 PLD，也稱(chēng)作低密度 PLD。

SWL（Soft-Wired Lookup Table－軟連接查找表）：在 ORCA PFU 的查找表之間的快速、可編程連接，適用于很寬的組合功能。

Tpd：傳輸延時(shí)符號(hào)，一個(gè)變化了的輸入信號(hào)引起一個(gè)輸出信號(hào)變化所需的時(shí)間。

TQFP（Thin Quad Flat Pack－薄四方扁平封裝）：一種集成電路的封裝類(lèi)型，能夠極大地減少芯片在電路板上的占用的空間。TQFP 是小空間應(yīng)用的理想選擇，如：PCMCIA 卡。

UltraMOS?：萊迪思半導(dǎo)體專(zhuān)用加工工藝技術(shù)。

Verilog HDL：一個(gè)專(zhuān)用的、高級(jí)的、基于文本的設(shè)計(jì)輸入語(yǔ)言。

VHDL：VHSIC 硬件描述語(yǔ)言，高級(jí)的基于文本的設(shè)計(jì)輸入語(yǔ)言。
模擬術(shù)語(yǔ)表

ADC（模擬/數(shù)字轉(zhuǎn)換器）：將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路。

Attenuation（阻尼）：一種將信號(hào)變?nèi)醯囊蛩?

Auto calibration （自動(dòng)校正）：一個(gè) PAC 芯片從偏移自動(dòng)恢復(fù)到正確設(shè)定值的過(guò)程。環(huán)境因素（溫度、時(shí)間）的影響可以得到補(bǔ)償，使得芯片的值更為精確。

BＡnd-pass filter（帶通濾波器）：一種濾波器，允許在一個(gè)高、低頻率范圍內(nèi)的信號(hào)通過(guò)。所有其它頻率的信號(hào)被過(guò)濾掉。

BＡndwidth（帶寬）：一個(gè)模擬信號(hào)能夠通過(guò)的最大信號(hào)頻率范圍的尺度。

Biquad filter（雙二階濾波器）：一種低通濾波器，可以實(shí)現(xiàn)二階傳遞函數(shù)。

Buffer（緩沖器）：用來(lái)驅(qū)動(dòng)重載的集成電路，通常的緩沖器的增益是一。

CMR（Common-Mode Rejection－共模抑制）：描述一個(gè)差分信號(hào)在共模電壓下的衰減值。如果CMR除以系統(tǒng)增益（即參考輸入）。術(shù)語(yǔ)就變成 CMRR 或共模抑制比。

Common-mode voltage（共模電壓）：描述兩個(gè)差分輸入端的公共的電壓。

Comparator（比較器）：一個(gè)比較兩個(gè)電壓 A 和 B 的電路。當(dāng) A 的電壓比 B 的電壓高時(shí)，輸出高電位。輸出是數(shù)字信號(hào)，或者是高，或者是低。

DAC（數(shù)模轉(zhuǎn)換器）：將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的電路。

Differential ADC（差分模擬/數(shù)轉(zhuǎn)換器）：一個(gè)帶有差分輸入的模/數(shù)字轉(zhuǎn)換器。這意味著，輸入信號(hào)是由兩個(gè)電壓差表示，這樣極大的降低噪聲和其它干擾因素的影響。

Differential inputs（差分輸入）：信號(hào)是由兩個(gè)電壓或電流的差所表示的差分信號(hào)。實(shí)際上，差分輸入從兩個(gè)輸入信號(hào)之間相減。結(jié)果是使噪聲降低，因?yàn)樵趦蓚€(gè)輸入中的噪聲已經(jīng)被減掉。剩下的只有信號(hào)。

Distortion（失真）：一個(gè)電路處理信號(hào)時(shí)對(duì)信號(hào)產(chǎn)生的線(xiàn)性誤差的測(cè)量。

Filter（濾波器）：執(zhí)行過(guò)濾功能的電路。比如：從信號(hào)中去除某些不理想的信號(hào)。通常，濾波器是去除某些特殊頻率的信號(hào)。

Gain（增益）：信號(hào)放大的因子

High-pass filter（高通濾波器）：一種類(lèi)型的濾波器，只允許高于某一頻率的信號(hào)通過(guò)。（所有低于限定頻率的信號(hào)都將被衰減掉）。

Input bias current（輸入偏置電流）：流入或流出一個(gè)模擬輸入引腳的電流總數(shù)。當(dāng)偏置電流與輸入信號(hào)源阻抗作用時(shí)，會(huì)增加測(cè)量的誤差。

Input impedance（輸入阻抗）：一個(gè)輸入放在一個(gè)驅(qū)動(dòng)它的信號(hào)源的負(fù)載數(shù)量。高輸入阻抗能夠減小電路連接時(shí)信號(hào)的變化。因而也是最理想的。

Input offset current（輸入補(bǔ)償電流）：輸入偏置電流的差值，例如，輸入一個(gè)放大器的兩個(gè)差分輸入端（+）和（-）的偏置電流差值。

Input voltage range（輸入電壓范圍）：能夠作為一個(gè)模擬輸入并實(shí)現(xiàn)具體功能的最大和最小的信號(hào)。

Instrument amplifier（儀用放大器）：執(zhí)行信號(hào)放大功能的電路

Ladder filter（梯型濾波器）：是一種低通濾波器。梯型濾波器屬于最魯棒型（也就是說(shuō)，對(duì)寄生效應(yīng)和公差不敏感），但是它也是最難設(shè)計(jì)的。

Low-pass filter（低通濾波器）：該濾波器只允許低于某一頻率的信號(hào)通過(guò)。（此頻率以上的信號(hào)被削弱。）特征頻率通常指轉(zhuǎn)角頻率。　
Magnitude（幅度）：信號(hào)的振幅或者大小。

Noise（噪音）：通常是不需要的信號(hào)。有時(shí)是由于板上的其他電氣行為（干擾）或者由于熱、或者其他物理?xiàng)l件產(chǎn)生的。例子包括數(shù)字噪音（例如，從一個(gè)數(shù)字板輻射來(lái)的），或者來(lái)自于整流發(fā)動(dòng)機(jī)、開(kāi)關(guān)等等的干擾。

Offset（偏移）：一個(gè)信號(hào)偏離所需電壓或者電流的固定數(shù)量

Output Amplifier（輸出放大器）：一種用于放大信號(hào)的電路，可承載很重的負(fù)荷。

Output impedance（輸出阻抗）：與模擬輸出串聯(lián)表示的等價(jià)阻抗。阻抗越小，驅(qū)動(dòng)更大負(fù)載的能力就越高。

Output voltage range（輸出電壓量程）：提供和保持在推薦操作范圍內(nèi)的一個(gè)模擬輸出的最大和最小信號(hào)（例如，不發(fā)生過(guò)載）。

Phase（相位）：時(shí)間或者延遲上的差異。通常來(lái)講，該術(shù)語(yǔ)用來(lái)表示相位遷移，意思是，比如，一個(gè)輸出信號(hào)相對(duì)其輸入信號(hào)的延遲。

Power supply rejection（電源抑制）：測(cè)量電源電壓的偏差耦合到一個(gè)模擬電路的輸出信號(hào)到什么程度。如果PSR被系統(tǒng)增益分割（因而涉及輸入），該術(shù)語(yǔ)變成 PSRR，或者電源抑制比。

Pulse width modulation（脈寬調(diào)制－PWM）：根據(jù)輸入信號(hào)成比例地改變輸出脈沖寬度。

Rectification（整流）：把雙極性信號(hào)改變成單極性信號(hào)的函數(shù)。通常，用一個(gè)參考和一個(gè)比較器來(lái)實(shí)現(xiàn)該函數(shù)。

Sample Rate（采樣速率）：一個(gè) A/D 或者 D/A 轉(zhuǎn)換器的速度技術(shù)規(guī)格。它描述了最大數(shù)據(jù)通過(guò)量，用每秒采樣數(shù)或者赫茲來(lái)測(cè)量。例如，100ks/s，或者 100kHz。

Sensor（傳感器）：由一個(gè)轉(zhuǎn)換器和一些信號(hào)調(diào)節(jié)電路組合而成。轉(zhuǎn)換器把一些諸如溫度、壓力、濕度等的物理?xiàng)l件轉(zhuǎn)換成一個(gè)電信號(hào)（典型信號(hào)為電壓或者電流）。信號(hào)調(diào)節(jié)電路也許接著再進(jìn)行放大和濾波，或者進(jìn)行其他類(lèi)型的校正。

Single-ended input（單端輸入）：一個(gè)輸入信號(hào)的參考是固定值，通常為接地端。耦合到信號(hào)上的噪音將直接增加測(cè)量誤差。

Slew rate（轉(zhuǎn)換速度）：得到一個(gè)模擬信號(hào)的電壓相對(duì)時(shí)間的最大改變量的測(cè)量值。

Total harmonic distortion（總諧波失真－THD）：一個(gè)模擬電路處理信號(hào)后，在一個(gè)特定頻率范圍內(nèi)所引入的總失真量。

Transducer（轉(zhuǎn)換器）：一個(gè)器件把某些物理?xiàng)l件，比如溫度、壓力、濕度等等，轉(zhuǎn)換成一個(gè)電信號(hào)（通常是電壓或者電流）。通常需要對(duì)輸出做信號(hào)調(diào)節(jié)，因?yàn)樗姓`差（偏移，非線(xiàn)性，溫度依賴(lài)性），造成振幅太小，或者信號(hào)太弱而不足以驅(qū)動(dòng)負(fù)載。

Transient response（瞬態(tài)響應(yīng)）：把信號(hào)應(yīng)用到電路時(shí)所觀察到的時(shí)域響應(yīng)。通常用時(shí)間量測(cè)量該響應(yīng)，即一個(gè)模擬信號(hào)從輸入條件的瞬間變化，到達(dá)并保持指定誤差帶所需要的時(shí)間量。

Tuning（調(diào)諧）：系統(tǒng)地調(diào)整。調(diào)諧濾波器就是說(shuō)調(diào)整元件（例如，R，C，L）到合適的數(shù)值來(lái)滿(mǎn)足所需的濾波器響應(yīng)。

Tweaking（補(bǔ)償配置）：稍微變化一個(gè)電路中的一個(gè)信號(hào)，來(lái)補(bǔ)償由于元件或者系統(tǒng)錯(cuò)誤而帶來(lái)的某些變動(dòng)。為了優(yōu)化系統(tǒng)操作，通常采取這種措施來(lái)結(jié)束一個(gè)系統(tǒng)設(shè)置。

Voltage controlled oscillator（電壓控制振蕩器－VCO）：一個(gè)振蕩器，其輸出頻率隨著輸入信號(hào)而變化。

Voltage reference（參考電壓）：在一定的溫度范圍內(nèi)和電源條件下，一個(gè)電路產(chǎn)生一個(gè)非常精確穩(wěn)定的電壓。

作者: szhaoding 時(shí)間: 2011-8-6 14:38
學(xué)習(xí)了，謝謝

作者: jfl558604 時(shí)間: 2011-10-31 20:39
謝謝

作者: yaf 時(shí)間: 2011-11-7 13:32
不錯(cuò)。。。。

作者: hjhua_1984 時(shí)間: 2011-11-18 12:53
不錯(cuò)，挺多的

作者: lizhen617 時(shí)間: 2011-11-21 23:59
啊啊啊

作者: xiaowei0326 時(shí)間: 2011-11-22 23:06
有點(diǎn)少了吧？？？

作者: ljfmainly 時(shí)間: 2012-1-28 12:47
還行

歡迎光臨電子工程網(wǎng) (http://m.54549.cn/)