色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

電子工程網(wǎng)

標(biāo)題: FPGA與數(shù)據(jù)結(jié)構(gòu) [打印本頁]

作者: libaolin 時(shí)間: 2011-3-20 20:20
標(biāo)題: FPGA與數(shù)據(jù)結(jié)構(gòu)
想做好fpga的verilog編程及NOIS 擁有好的數(shù)據(jù)結(jié)構(gòu)與算法知識(shí)是不是必須的？

作者: rinllow5 時(shí)間: 2011-3-21 00:10
謝謝！�。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。�！

作者: 忘情天書 時(shí)間: 2011-3-21 11:32
是必須的。遺憾的是，因?yàn)镕PGA的特殊性，所以你的數(shù)字電路知識(shí)（也要有點(diǎn)模擬知識(shí)）也是必須的，而且你得要軟件的思想去實(shí)現(xiàn)硬件，或者說用硬件的電路去實(shí)現(xiàn)軟件意思，不然的話老會(huì)出現(xiàn)些小問題。

作者: shalione 時(shí)間: 2011-3-21 18:48
軟硬件都得具備�。�

作者: as125876580 時(shí)間: 2011-3-22 17:55
先用matlab進(jìn)行仿真，在將M語言改寫成C，在把C改寫成Verilog。。。
呵呵這么考慮的話，是都要學(xué)習(xí)。。

作者: christine1225 時(shí)間: 2011-3-22 22:56
當(dāng)然了

作者: dy031 時(shí)間: 2011-3-23 13:38
不是的，邏輯思維能力和算法才是關(guān)鍵

作者: smiledog4 時(shí)間: 2011-4-26 09:21
真是要軟硬兼施才行啊

作者: ohmydog 時(shí)間: 2011-4-26 09:36
硬件意識(shí)最重要

作者: rfxie 時(shí)間: 2011-4-26 19:31
需要比較好的理論基礎(chǔ)才能深入

作者: zhaohaixv168 時(shí)間: 2011-4-29 19:27
是必須的

作者: mabo124 時(shí)間: 2011-5-2 21:49
數(shù)據(jù)結(jié)構(gòu)是描述如何用0/1來描述物理世界的模型，并且按一定規(guī)則存儲(chǔ)到mem中，可看成是個(gè)靜態(tài)的描述；
就我個(gè)人理解ds和fpga沒有多大關(guān)系的，fpga實(shí)質(zhì)是在描述電路間的關(guān)系，從電路角度、動(dòng)態(tài)化、并行化描述一個(gè)數(shù)據(jù)的通路（當(dāng)然這個(gè)數(shù)據(jù)其實(shí)還是0/1，只是描述層面不同而已，但不能混淆）；
至于nios更不一樣了，nios成了系統(tǒng)級(jí)角度，從系統(tǒng)角度描述數(shù)據(jù)的流向

作者: lureny 時(shí)間: 2011-5-3 10:08
當(dāng)然是必須的

作者: richedy 時(shí)間: 2011-5-5 09:45
贊同

作者: 2611lab 時(shí)間: 2011-5-5 11:41
表示不知道

作者: 2611lab 時(shí)間: 2011-5-5 11:41
確實(shí)不知道

作者: bill_pwx_bill 時(shí)間: 2011-5-5 17:59
學(xué)習(xí)

作者: hustwh 時(shí)間: 2011-5-9 11:28
tong jie

作者: wang04512008 時(shí)間: 2011-6-23 10:20
數(shù)據(jù)結(jié)構(gòu)，計(jì)算機(jī)相關(guān)專業(yè)必修課

作者: sagetom 時(shí)間: 2011-6-24 10:37
NIOS，其實(shí)說白了，也只是一個(gè)CPU而已，如果用他編程，和正常的嵌入式CPU開發(fā)沒有多大區(qū)別，差別就在FPGA這塊，它可以自己定制任意外設(shè)。

歡迎光臨電子工程網(wǎng) (http://m.54549.cn/)