色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

電子工程網(wǎng)

標(biāo)題: 求助各位大俠：VerilogHDL程序出了點(diǎn)錯(cuò)誤 [打印本頁]

作者: saralover 時(shí)間: 2010-11-17 16:39
標(biāo)題: 求助各位大俠：VerilogHDL程序出了點(diǎn)錯(cuò)誤
我是新手剛學(xué)VerilogHDL不久，編程的時(shí)候遇到了一點(diǎn)問題，求助各位大俠

reg [22:0] sum,sum1,sum2;

.....
if(sum1>sum2) begin sum<=sum1-sum2; p<=1; end
else begin sum<=sum2-sum1; p<=0; end
.........

編譯綜合結(jié)束后，sum只有10位了，請(qǐng)問這是為什么？？？

作者: xyj 時(shí)間: 2010-11-21 09:15
友情幫頂。。。

作者: penpen 時(shí)間: 2011-10-13 20:26
幫挺起

作者: 月落無痕 時(shí)間: 2011-10-14 19:02
幫頂起

歡迎光臨電子工程網(wǎng) (http://m.54549.cn/)