短短的十幾頁說明將電源完整性說明的通透無比，對比以往所看的教材都只是在表面說明一下就一筆帶過，這樣事是而非的解答并沒有起到多大的作用，反而更容易引起其他方面的疑惑。

      現(xiàn)將學(xué)習(xí)心得總結(jié)如下：

一：電源系統(tǒng)噪聲余量分析

      比如芯片正常工作電壓范圍為 3.13V 到 3.47V 之間，穩(wěn)壓芯片標(biāo)稱輸出 3.3V。安裝到電路板上后，穩(wěn)壓芯片輸出3.36V。那么容許電壓變化范圍為 3.47-3.36=0.11V=110mV。穩(wěn)壓芯片輸出精度±1%，即±3.363*1%=±33.6 mV。電源噪聲余量為 110-33.6=76.4 mV

      注意四個(gè)問題：
      第一，穩(wěn)壓芯片輸出電壓能精確的定在 3.3V 么？外圍器件如電阻電容電感的參數(shù)也不是精確的，這對穩(wěn)壓芯片的輸出電壓有影響，所以這里用了 3.36V 這個(gè)值。在安裝到電路板上之前，你不可能預(yù)測到準(zhǔn)確的輸出電壓值。
      第二，工作環(huán)境是否符合穩(wěn)壓芯片手冊上的推薦環(huán)境？器件老化后參數(shù)還會(huì)和芯片手冊上的一致么？
      第三，負(fù)載情況怎樣？這對穩(wěn)壓芯片的輸出電壓也有影響。
      第四，電源噪聲最終會(huì)影響到信號質(zhì)量。而信號上的噪聲來源不僅僅是電源噪聲，反射串?dāng)_等信號完整性問題也會(huì)在信號上疊加噪聲，不能把所有噪聲余量都分配給電源系統(tǒng)。所以，在設(shè)計(jì)電源噪聲余量的時(shí)候要留有余地。

二：電源噪聲是如何產(chǎn)生的？

      第一，穩(wěn)壓電源芯片本身的輸出并不是恒定的，會(huì)有一定的波紋。

      第二，穩(wěn)壓電源無法實(shí)時(shí)響應(yīng)負(fù)載對于電流需求的快速變化。

      第三，負(fù)載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗上產(chǎn)生的壓降。

三：電容退耦的兩種解釋

      1. 從儲能的角度來說明電容退耦原理

       大部分教材都是以此來解說的，特別是對于板級電源的退耦大電容。即認(rèn)為當(dāng)負(fù)載電流突然變化時(shí)，電源輸出反應(yīng)時(shí)間沒有負(fù)載所需的電流變化快而造成電壓下降，此時(shí)大電容兩端電壓發(fā)生變化而開始放電來補(bǔ)充負(fù)載所需的電流變化值。從以上來講即退耦電容作為一個(gè)儲能期間來滿足負(fù)載的電流變化。

      這樣理解簡單易懂，但是是乎總是缺少點(diǎn)什么，并沒有從電源完整性的原理上加以闡述清楚。

      2. 從阻抗的角度來理解退耦原理

      電源可以如下公式表述：ΔV=ZΔI

      電源完整性的實(shí)質(zhì)即是負(fù)載電流如何變化時(shí)，電壓變化值均要在很小的范圍之內(nèi)，為了滿足這個(gè)要求就必須使電源動(dòng)態(tài)阻抗很小。我們是通過去耦電容來達(dá)到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面，從電路原理的角度來說，可得到同樣結(jié)論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實(shí)際上也確實(shí)降低了電源系統(tǒng)的交流阻抗。

       這里我們可以得出電源完整性實(shí)質(zhì)即是使電源使阻抗最小。

 

       補(bǔ)充：電源回路中經(jīng)常會(huì)加入磁珠或電感進(jìn)行濾波處理，但這會(huì)不會(huì)增加電源路徑阻抗呢？

       本人是這樣理解。

       PCB中通常是模擬和數(shù)字混合電路，因?yàn)楝F(xiàn)代數(shù)字IC信號上升或下降變化均為納秒級，所以在大量IO口或時(shí)鐘信號線變化時(shí)有眾多信號上升或下降所產(chǎn)生數(shù)量龐大的高次諧波，同時(shí)電位變化將產(chǎn)生不斷變化的電流，其流過電線以及印刷電路板上的電源和電子器件間的布線與層面，產(chǎn)生出電壓變化：

其中，C1 為輸入側(cè)的輸入電容，L 為輸入電感，C2 為П型濾波電路的輸出側(cè) 電容；C1 的主要目的是為了限制上電瞬間的電壓上升率，并濾除輸入側(cè)電路由電源引入的紋波，因此，C1一般是由直流電容及交流電容組成的并聯(lián)電容組，其中直流電容的主要作用是去除電容中的紋波，而交流電容的主要作用是為了去耦.從參數(shù)及器件選擇上，輸入側(cè)一般選取鉭電容，去耦電容的值為0.01uf ~1uf 之間，針式或貼片均可，但從生產(chǎn)工藝的角度，則以選取貼片為佳，推薦的參數(shù)為直流電容10uf，交流電容0.1uf。 電感的作用為抑制電流變化率，電感越大，抑制效果越好，但同時(shí)電感太大時(shí)的上電特性不好，上電及下電時(shí)，電感兩端會(huì)產(chǎn)生反電勢，這樣會(huì)對后面的負(fù)載產(chǎn)生影響，故參數(shù)不宜過大，因而推薦的參數(shù)為10uH.輸出側(cè)的電容不僅要完成去耦及濾紋波的作用，而且還須維持濾波后電平不受電感反電勢的影響，兼顧考慮板內(nèi)負(fù)載大小及板內(nèi)其他去耦電容的數(shù)量，推薦參 數(shù)為直流電容10uf，交流電0.01~1uf。

 

本文來自CSDN博客，轉(zhuǎn)載請標(biāo)明出處：http://blog.csdn.net/yd4330152763132/archive/2010/10/25/5964757.aspx