剛剛買了塊FPGA/CPLD的板子，在家沒事的時(shí)候拿出來玩玩，大學(xué)的時(shí)候弄過點(diǎn)點(diǎn)VHDL，有點(diǎn)C語言的底子，看起來不是很難，弄的時(shí)候卻大傷腦筋了。

開始當(dāng)然是從LED流水燈開始了，自己敲了遍程序，新建工程，編譯太多的警告，Pin Planer下隨便定義了一下引腳，下載程序后發(fā)現(xiàn)板子上除了LED燈，數(shù)碼管也亮了，菜鳥真?zhèn)�不起，�?/SPAN>X了一下， 管腳分配的幾種方法.

FPGA管腳分配文件保存方法

　　使用別人的工程時(shí)，有時(shí)找不到他的管腳文件，但可以把他已經(jīng)綁定好的管腳保存下來，輸出到文件里。

方法一：

　　查看引腳綁定情況，quartus -> assignment -> Pins，打開FPGA引腳界面，在這個(gè)界面的菜單中可以保存引腳文件為csv格式（表格形式）和tcl格式。

步驟：File -> Export… -> 選擇保存名字和保存格式。

方法二：

　　直接輸出管腳配置，assignmengt -> Export assignmengt，可以保存配置為qsf格式，該格式可以用記事本查看，在該文件中同樣包含了引腳信息。注意：保存時(shí)會(huì)在原工程文件夾下新建一個(gè)文件夾。

　　至于元件的其它配置方式，可以在qsf文件和tcl文件中用語句來設(shè)置，也可以在Assignment -> device，界面中設(shè)置。

加載：

　　使用已經(jīng)有的引腳文件時(shí)，在選項(xiàng)assignment -> Import assignment，中可以選擇要加載的引腳文件。此時(shí)，可以加載qsf 和 csv(或txt)文件。

保存的csv(txt)文件、qsf文件 和 tcl文件的區(qū)別：

csv(txt)文件：包含芯片所有管腳信息，包括分配的和未分配的；

qsf文件：包含管腳分配信息和芯片信息；

tcl文件：只包含已分配管腳信息。

最后總結(jié)最重要的一點(diǎn)，就是沒有使用的IO一定要進(jìn)行狀態(tài)的定義：

Assignment >> Device >>選擇Device and pins  options >> unusedpin >>設(shè)置為Tri-stated（軟件設(shè)置有很多種可以選擇）,再次重新編譯和下載，其他沒有用到的IO就不會(huì)出現(xiàn)其他不可預(yù)料的狀況了（我之前沒設(shè)置就導(dǎo)致使用開發(fā)板時(shí)，明明沒定義的數(shù)碼管IO卻把所有的都點(diǎn)亮了>=<）。